SELECTOR CIRCUIT					
	~~:	-	_	\sim 1D	\sim \sim \sim
			110	110	

Patent Number:

JP63094713

Publication date:

1988-04-25

Inventor(s):

NAGASAWA TATSUYA; others: 01

Applicant(s):

FUJITSU LTD

Requested Patent:

☐ JP63094713

Application Number: JP19860239905 19861008

Priority Number(s):

IPC Classification:

H03K17/00; H03K17/16

EC Classification:

Equivalents:

Abstract

PURPOSE:To prevent an output signal from being fluctuated due to a hazard caused at the switching of a selection signal by applying a logic output of a NOT logic circuit so as to fix an output level of a gate circuit to a prescribed value when all input signals to be selected are at a high level. CONSTITUTION: The NAND circuit 15 using two input signals A, B to be selected as input signals generates a low level output signal when both the two input signals are at high level. The low level output signal is given as one input signal to a NAND circuit 13 and the output signal of he circuit 13 is fixed to a high level independently of the level of other input signal. Thus, it takes place that a selection signal S and the inverse of the signal S of two NAND circuits 11, 12 are both at a low level, and when the input signals A, B to be selected are both at a high level, two high level signals are given to the NAND circuit 13. Since the low level signal, however, is given from the NAND circuit 15, the output of the NAND circuit 13 is held stably at a high level.

Data supplied from the esp@cenet database - 12

Japanese Patent Laid-Open No. SHO 63-94713

Page 3, the 13th line in the upper right column to the 8th line in the lower left column:

Fig. 4 shows a block circuit diagram of an embodiment using the selector circuits of the present invention.

Reference numerals 41 and 42 represent a signal 1 and a signal 2 that are to be selected. Reference numerals 43 and 44 represent selector circuits, which output selected signals to the enable terminals of utilization circuits 45 and 46. In the selector 43, the signal 1 is connected to an A-signal, and the signal 2 is connected to a B-signal. In the selector 44, the signal 2 is connected to an A-signal, and the signal 1 is connected to a B-signal.

By connecting the signals in this way, when the selector 43 selects the A-signal, the selector 44 selects the B-signal. Therefore, when the signal 1 is supplied to the circuit 45, the signal 2 can be supplied to the circuit 46.

In this case, no hazard occurs in the selector circuits, so the construction of a combination circuit becomes easier.

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-94713

@Int.Cl.4

識別記号

庁内整理番号

43公開 昭和63年(1988) 4月25日

H 03 K 17/00 17/16 A-7190-5J 7190-5J

発明の数 1 (全5頁) 審查請求 有

❷発明の名称

セレクタ回路

②特 願 昭61-239905

23出 願 昭61(1986)10月8日

明 ⑫発 者 長 濢

也

逄

栃木県小山市城東3丁目28番1号 富士通デジタル・テク

ノロジ株式会社内

砂発 明 者 加 藤 渚 光 栃木県小山市城東3町目28番1号 富士通デジタル・テク

ノロジ株式会社内

⑪出 願 人

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁

1. 発明の名称

セレクタ回路

2. 特許請求の範囲

非反転または否定回路 (14) にて反転された選 択信号と選択されるべき入力信号とが供給される 否定論理積回路 (11、12) と、該選択されるべき 入力信号を入力とした否定論理積回路 (15) と、 各否定論理積回路 (11、12、15) の出力信号の論 理積を発生せしめる否定論理積回路(13)とを備 えてなることを特徴とするセレクタ回路。

3. 発明の詳細な説明

(概要)

論理回路の組合せからなるセレクタ回路におい て、選択されるべき信号のみを入力とする否定論 理税回路を設け、この回路の論理出力を論理ゲー ト国路に供給し、選択されるべき入力信号がすべ てハイレベルのときのゲート回路出力レベルを一 定値に固定させ、選択債号切替時発生するハザー ドによって出力信号が変動しないようにする。

(産業上の利用分野)

本発明はセレクタ回路の改良に関する。 セレクタ回路は与えられた複数個の入力信号の内 から所望信号を選択、出力させる回路である。 セレクタ回路は論理回路を用い、小型簡単な回路 構成とし、高速回路にて実現されることが望まし w.

〔従来の技術〕

セレクタ同路を論理回路の組合せで実現した従 来例を、第5図の回路図にて説明する。

図において51~53は否定論理積岡路、54は否定回 路である。

選択されるべき入力信号AとBはそれぞれ否定論 理積回路51と52へ供給される。選択信号Sは否定 回路54にて反転され、否定論理積回路51へ供給さ

れ、また否定論理積回路52へ非反転のままで供給 される。

選択されるべき入力信号A若しくはBは、選択信号Sのレベル切替にて行われ、セレクタの出力部Yへ、信号A若しくはBが出力する。

第5図のセレクタ回路の動作を第6図のタイム チャートに従い説明する。

信号 A は(1)、信号 B は(4)の波形変化をもつものと仮定する。また、選択信号 S は(5)の様に時間 t0-t 1 の間はハイレベル、時点t1においてローレベルに切替られるものとする。

否定論理積回路51へは(1)の信号Aと(5)を反転した(2)の選択信号下が与えられる。

否定論理積回路は一方の入力信号がハイレベル のときのみ、他方の入力信号の変化が出力側へ通 適することが出来、その出力部にレベルの反転し た信号を出力させる。

従って、否定論理積回路51は(3)に示す様に、時刻 は以降レベルを反転したA信号を出力する。

同様にして、否定論理積回路52の出力部には(6)

の様に時刻t0-t1 の間にB信号のレベル反転信号を出力する。

これらの両出力信号を否定論理積回路53に供給することにより、(のの様にt0-t1 間は B 信号、t1以降は A 信号を出力させることが出来る。

入力信号 A 若しくは B の選択は選択信号 S のレベル切替で行う。

(発明が解決しようとする問題点)

上配従来のセレクタ回路は、入力信号AとBが第7図の(1)(2)に示す様に同時にハイレベルであるときに問題になる。

反転選択信号Sは否定回路54にて選択信号Sを反転させるので、回路上遅延時間を与えられる。その結果、レベル切替時点は反転選択信号Sの場合遅れが生じる。

今、選択信号Sが図示の(3)の様に、時点t1にハイレベルからローレベルに切替られた場合、反転選択信号Sは(4)の波形で示す様に、切替遅延時間ムtの間ローレベルに留まり、t1+ムtの時点に至

3

ってからハイレベルに替わる。従って、否定論理 回路51、52の選択信号はΔt 時間の間、共にロー レベルに保たれ、その結果、セレクタ回路の出力 Yに図示(5)の様なパルス波形を生じる。

入力信号 A 及び B が共にハイレベルの場合、セレクタ出力信号 Y はハイレベルに固定されるのが正常である。しかし、回路を組合せた場合、入力変化に対して本来固定されていなくてはならい出力レベルが、複数の入力信号を同時に変化したときは、論理回路業子の遅延時間や信号伝播経路の違い等により、一時的に変化を起こすことがある。そのため、このようなハザードを防止することが問題点となる。

(問題点を解決するための手段)

上記の問題点は、第1図の本発明の原理図に示す様に、非反転または否定回路14にて反転された選択信号と選択されるべき入力信号とが供給される否定論理積回路11、12と、選択されるべき入力信号を入力とした否定論理積回路15と、各否定論

理模回路11、12、15の出力信号の論理積をとる否定論理模回路13とを設けた本発明のセレクタ回路により解決される。

(作用)

保持される。

(実施例)

図示実施例に従い本発明を詳細に説明する。 第2図は本発明のセレクタ回路の一実施例、また 第3図はハイレベル信号入力時の動作をタイムチ +-トにて示す。

第2 図において、選択されるべき入力信号 A または B の供給される否定論理積回路 21 または 22 は相互にレベルの反転した選択信号 S、 S が供給される。

レベル反転のため、否定回路24が否定論理積回路 21の入力部に設けられている。

選択されるべき入力信号AとBは本発明により 設けられた否定論理積回路25に供給される。25の 出力信号は否定論理積回路21、22の出力と共に否 定論理積回路23に接続する。

第3図に示す様に、選択されるべき入力信号A、 Bが(1)(2)のようなハイレベルHである場合、選択 信号Sが、(3)のように、ハイレベルHからローレ ベルしに切り替えられと、反転選択信号では否定 回路24により遅延時間が与えられために、既に述 べた様に両選択信号が短時間同時にローレベルと なる。その結果、短時間のハイレベル信号が否定 論理積回路21、22から否定論理積回路23へ同時に 与えられる。

本発明によれば、ハイレベルの入力信号 A、 B は 否定論理 報回路 25に与えられるから、ローレベル L の出力信号を発生して、これが否定論理 積回路 23に供給される。従って、(4)に示す様に、セレク 夕 回路の出力信号はハイレベルに保持され、不所 望のハザードは生じない。

第4図は本発明のセレクタ回路を使用した一実 施例をブロック回路図で示す。

41、42は選択されるべき信号 1 と信号 2 を示す。 43と44はセレクタ回路である。各セレクタはその 選択した信号を利用回路の45及び46のイネーブル 嬢子に与える。

セレクタ43は信号 1 を A 信号とし、また信号 2 を B 信号とする。

7

セレクタ44は信号 2 を A 信号とし、また信号 1 を B 信号とする。

この様に接続することにより、セレクタ回路43が、例えばA信号を選択したとき、セレクタ44はB信号を選択し、信号1を回路45へ供給するとき、信号2を回路46へ供給することが出来る。

この場合、セレクタ回路にハザードの発生がない ので組合わせ回路の構成が容易となる。

(発明の効果)

本発明によれば、セレクタにて発生するハザードを防ぎ、電子回路の設計を容易にするものであ りその作用効果は極めて大きい。

4. 図面の簡単な説明

第1図は本発明の原理図、

第2 図は本発明一実施例のセレクタの回路図、

第3図は本発明回路のハイレベル信号入力時の 動作タイムチャート、

第4図は本発明一実施例のプロック回路図、

8

第5関は従来のセレクタの回路図、

第6図は第5図のセレクタ回路の動作タイムチャート、

第7図はハイレベル入力時の動作タイムチャートである。

図において、

11~13,15,21~23,25,51~53 は否定論理積回路、 14,24,54 は否定回路、

A, Bは選択されるべき入力信号、


S. Sは選択信号、


Yはセレクタ回路の出力信号である。

代理人弁理士 井桁貞一 (大)


---81---


3






本発明一実施例のセレクタの回路図 第 2 図







従来のセレクタの回路図

